Seal 5000 系列 FPGA概述


Seal 5000  FPGA同样采用正向设计,芯片软件设计流程和ISE/Quartus II/Diamond 类似包括综合、约束、布局布线、下载编程等。智多晶的芯片架构可以接受ISEQuartus II代码,使用自主研发的FPGA开发软件“HqFpga, 完成综合、布局布线、时序分析、配置编程和片内逻辑分析。智多晶Seal 5000系列FPGA芯片Virtex-7系列FPGA芯片相容

 Seal 5000 系列FPGA为高性能逻辑设计人员、高性能DSP设计人员和高性能嵌入式系统设计人员提供了满足逻辑、DSP、软/ 硬微处理器和连接功能的需求的最佳解决方案。

Seal 5000 FPGA器件系列特性

 自主研发,先进低成本、低功耗FPGA架构

      基于28纳米技术工艺28nm),20K200K的查找表逻辑单元

      嵌入式高速双接口存储器(dual port SRAM/FIFO Block)(真双端/伪双端)

      内置多个with pre-adder 18×18/9×9串行乘法器以及算术逻辑单元(ALU,可做两层叠加实现DSP处理的应用,频率高达500MHZ

● 内置锁相环(PLL)提供倍频、分频、相位转移、spread spectrum等系统时钟功能

● 通用输入输出端口支持高速存储器界面,SDR、DDR2、DDR3、LPDDR2LPDDR3

     支持 1.2Gbps DDR3界面,DQS 输入端90 度相位转换

     DQS输入端到系统时钟接轨(clock domain transfer),1:4 and 4:1 串行并行转换(Serializer / Deserializer

● 通用输入输出端口,支持1.2 Gbps LVDS

    支持低压差分信号传输接口(LVDS1.2Gbps

● 高速串行并行接口(SERDES)

    4个通道的嵌入式 SERDES 支持 6Gbps 全双工串行( full-duplex )协议

    内置物理编码子层(Physical Coding Sublayer PCS

    支持常用的数据协议,包括PCI Express、千兆以太网(GbE, SGMII)、XAUI、SRIO、CPRI、 OBSAI、SD-SDI HD-SDI.

● 支持商业与工业温度等级